S912XET256W1MAL NXP
Tillgänglig
S912XET256W1MAL NXP
• 16-bitars CPU12X – Uppåtkompatibel med MC9S12-instruktionsuppsättningen med undantag för fem Fuzzy-instruktioner (MEM, WAV, WAVR, REV, REVW) som har tagits bort – Förbättrad indexerad adressering – Tillgång till stora datasegment oberoende av PPAGE • INT (interrupt module) – Åtta nivåer av kapslade interrupt – Flexibel tilldelning av avbrottskällor till varje interruptnivå. — Externt icke-maskerbart avbrott med hög prioritet (XIRQ) — Internt icke-maskerbart avbrott med hög prioritet för minnesskyddsenhet — Upp till 24 stift på portarna J, H och P som kan konfigureras som känsliga avbrott med stigande eller fallande kant • EBI (externt bussgränssnitt) (endast tillgängligt i 208-stifts- och 144-stiftspaket) — Upp till fyra chipvalutgångar för att välja 16K, 1M, 2M och upp till 4MByte adressutrymmen — Varje chipvalsutgång kan konfigureras för att slutföra transaktionen på antingen timeout för en av de två väntetillståndsgeneratorerna eller deassertion av EWAIT-signalen • MMC (modulmappningskontroll) • DBG (debug module) – Övervakning av CPU- och/eller XGATE-bussar med brytpunktsbegäranden av taggtyp eller force-typ – 64 x 64-bitars cirkulär spårningsbuffert samlar in information om flödesändring eller minnesåtkomst • BDM (bakgrundsfelsökningsläge) • MPU (minnesskyddsenhet) – 8 adressregioner som kan definieras per aktiv programuppgift – Adressintervallets kornighet är så låg som 8 byte – Ingen skrivning / Nej execute Protection Attributes – Icke-maskerbart avbrott vid åtkomstöverträdelse • XGATE – Programmerbar, högpresterande I/O-coprocessormodul – Överför data till eller från all kringutrustning och RAM utan CPU-ingripande eller CPU-väntetillstånd – Utför logiska, skiftande, aritmetiska och bitoperationer på data – Kan avbryta HCS12X CPU-signaleringens slutförande – Utlöses från vilken maskinvarumodul som helst såväl som från CPU:n är möjlig – Två avbrottsnivåer för att betjäna högprioriterade uppgifter – Hårdvara Stöd för initiering av stackpekare • OSC_LCP (oscillator) — Loopkontroll med låg effekt Pierce-oscillator som använder en 4 MHz till 16 MHz kristall - God immunitet mot brus - Full-swing Pierce-alternativ som använder en 2 MHz till 40 MHz kristall - Transkonduktans dimensionerad för optimal startmarginal för typiska kristaller • IPLL (internt filtrerad, frekvensmodulerad faslåst klockgenerering)
- Inga externa komponenter krävs - Konfigurerbart alternativ för att sprida spektrum för minskad EMC-strålning (frekvensmodulering) • CRG (klock- och återställningsgenerering) - COP-vakthund - Realtidsavbrott - Klockmonitor - Snabb väckning från STOP i självklockningsläge • Minnesalternativ - 128K, 256k, 384K, 512K, 768K och 1M byte Flash — 2K, 4K byte emulerad EEPROM — 12K, 16K, 24K, 32K, 48K och 64K Byte RAM • Flash Allmänna funktioner – 64 databitar plus 8 syndrom ECC-bitar (Error Correction Code) möjliggör felkorrigering med en bit och detektering av dubbelfel — Radera sektorstorlek 1024 byte — Automatiserad program- och raderingsalgoritm • D-Flash-funktioner — Upp till 32 kbyte D-Flash-minne med 256 byte-sektorer för användaråtkomst. — Dedikerade kommandon för att styra åtkomsten till D-Flash-minnet över EEE-drift. — Enkelbitars felkorrigering och dubbelbitars feldetektering i ett ord under läsning. — Automatiserad programmering och raderingsalgoritm med verifiering och generering av ECC-paritetsbitar. - Snabb sektorradering och ordprogramdrift. — Möjlighet att programmera upp till fyra ord i en sekvens • Emulerade EEPROM-funktioner — Automatisk hantering av EEE-filer med hjälp av en intern minnesstyrenhet. — Automatisk överföring av giltiga EEE-data från D-Flash-minnet till buffert-RAM vid återställning. — Möjlighet att övervaka antalet utestående EEE-relaterade buffert-RAM-ord som finns kvar för programmering i D-Flash-minnet. — Möjlighet att inaktivera EEE-drift och tillåta prioriterad åtkomst till D-Flash-minnet. — Möjlighet att avbryta alla pågående EEE-åtgärder och tillåta prioriterad åtkomst till D-Flash-minnet. • Två 16-kanaliga, 12-bitars analog-till-digital-omvandlare — 8/10/12 bitars upplösning — 3μs, 10-bitars enkel konverteringstid — Vänster/höger, signerade/osignerade resultatdata — Extern och intern konverteringsutlösare — Intern oscillator för konvertering i stopplägen — Vakna från lågenergilägen vid analog jämförelse > eller <= match • Five MSCAN (1 M bit per second, CAN 2.0 A, B software compatible modules) — Five receive and three transmit buffers
— Flexibelt identifierarfilter programmerbart som 2 x 32 bitar, 4 x 16 bitar eller 8 x 8 bitar — Fyra separata avbrottskanaler för Rx, Tx, fel och väckning — Väckningsfunktion för lågpassfilter — Loop-back för självtestdrift • ECT (förbättrad inspelningstimer) — 8 x 16-bitars kanaler för inläsning eller utmatning Jämförelse — 16-bitars frigående räknare med 8-bitars precisionsförkalkare — 16-bitars modul nedåträknare med 8-bitars precisionsförkalkare — Fyra 8-bitars eller två 16-bitars pulsackumulatorer • TIM (Standard Timer Module) — 8 x 16-bitars kanaler för inläsning eller utmatning Jämförelse — 16-bitars frilöpande räknare med 8-bitars precisionsförkalkare — 1 x 16-bitars pulsackumulator • PIT (periodisk avbrottstimer) — Upp till åtta timers med oberoende timeout-perioder — Timeout-perioder som kan väljas mellan 1 och 224 bussklockcykler — Time-out-avbrott och perifera triggers • 8 PWM-kanaler (pulsbreddsmodulator) — 8 kanaler x 8-bitars eller 4 kanaler x 16-bitars pulsbreddsmodulator — programmerbar period och arbetscykel per kanal — Center- eller vänsterjusterade utgångar — Programmerbar klockvalslogik med ett brett spektrum av frekvenser — Snabb nödavstängningsingång • Tre seriella perifera gränssnittsmoduler (SPI) — konfigurerbara för 8- eller 16-bitars datastorlek • Åtta seriella kommunikationsgränssnitt (SCI) — Standard märknings-/mellanslagsformat som inte återgår till noll (NRZ) — Valbart IrDA 1.4 retur-till-noll-inverterat (RZI) format med programmerbara pulsbredder • Två Inter-IC-bussmoduler (IIC) – Multi-master-drift – Programvara programmerbar för en av 256 olika serieklockfrekvenser – Stöd för sändningsläge – Stöd för 10-bitars adresser • Spänningsregulator på chipet – Två parallella, linjära spänningsregulatorer med bandgapsreferens – Lågspänningsdetektering (LVD) med lågspänningsavbrott (LVI) – Krets för strömåterställning (POR) – 3,3 V och 5 V drift – Lågspänningsåterställning (LVR)
• Väckningstimer med låg effekt (API) – Tillgänglig i alla lägen inklusive Full Stop-läge – Trimbar till +-5 % noggrannhet – Timeout-perioderna sträcker sig från 0,2 ms till ~13s med en upplösning på 0,2 ms • Ingång/utgång – Upp till 152 allmänna in-/utgångsstift (I/O) plus 2 endast ingångsstift – Hysteres och konfigurerbar pull up/pull-down-enhet på alla ingångsstift – Konfigurerbar drivstyrka på alla utgångsstift • Paketalternativ – 208-stifts MAPBGA – 144-stifts lågprofils quad flat-pack (LQFP) – 112-stifts lågprofil quad flat-pack (LQFP) — 80-stifts quad flat-pack (QFP) • 50 MHz maximal CPU-bussfrekvens, 100 MHz maximal XGATE-bussfrekvens
• 16-bitars CPU12X – Uppåtkompatibel med MC9S12-instruktionsuppsättningen med undantag för fem Fuzzy-instruktioner (MEM, WAV, WAVR, REV, REVW) som har tagits bort – Förbättrad indexerad adressering – Tillgång till stora datasegment oberoende av PPAGE • INT (interrupt module) – Åtta nivåer av kapslade interrupt – Flexibel tilldelning av avbrottskällor till varje interruptnivå. — Externt icke-maskerbart avbrott med hög prioritet (XIRQ) — Internt icke-maskerbart avbrott med hög prioritet för minnesskyddsenhet — Upp till 24 stift på portarna J, H och P som kan konfigureras som känsliga avbrott med stigande eller fallande kant • EBI (externt bussgränssnitt) (endast tillgängligt i 208-stifts- och 144-stiftspaket) — Upp till fyra chipvalutgångar för att välja 16K, 1M, 2M och upp till 4MByte adressutrymmen — Varje chipvalsutgång kan konfigureras för att slutföra transaktionen på antingen timeout för en av de två väntetillståndsgeneratorerna eller deassertion av EWAIT-signalen • MMC (modulmappningskontroll) • DBG (debug module) – Övervakning av CPU- och/eller XGATE-bussar med brytpunktsbegäranden av taggtyp eller force-typ – 64 x 64-bitars cirkulär spårningsbuffert samlar in information om flödesändring eller minnesåtkomst • BDM (bakgrundsfelsökningsläge) • MPU (minnesskyddsenhet) – 8 adressregioner som kan definieras per aktiv programuppgift – Adressintervallets kornighet är så låg som 8 byte – Ingen skrivning / Nej execute Protection Attributes – Icke-maskerbart avbrott vid åtkomstöverträdelse • XGATE – Programmerbar, högpresterande I/O-coprocessormodul – Överför data till eller från all kringutrustning och RAM utan CPU-ingripande eller CPU-väntetillstånd – Utför logiska, skiftande, aritmetiska och bitoperationer på data – Kan avbryta HCS12X CPU-signaleringens slutförande – Utlöses från vilken maskinvarumodul som helst såväl som från CPU:n är möjlig – Två avbrottsnivåer för att betjäna högprioriterade uppgifter – Hårdvara Stöd för initiering av stackpekare • OSC_LCP (oscillator) — Loopkontroll med låg effekt Pierce-oscillator som använder en 4 MHz till 16 MHz kristall - God immunitet mot brus - Full-swing Pierce-alternativ som använder en 2 MHz till 40 MHz kristall - Transkonduktans dimensionerad för optimal startmarginal för typiska kristaller • IPLL (internt filtrerad, frekvensmodulerad faslåst klockgenerering)
- Inga externa komponenter krävs - Konfigurerbart alternativ för att sprida spektrum för minskad EMC-strålning (frekvensmodulering) • CRG (klock- och återställningsgenerering) - COP-vakthund - Realtidsavbrott - Klockmonitor - Snabb väckning från STOP i självklockningsläge • Minnesalternativ - 128K, 256k, 384K, 512K, 768K och 1M byte Flash — 2K, 4K byte emulerad EEPROM — 12K, 16K, 24K, 32K, 48K och 64K Byte RAM • Flash Allmänna funktioner – 64 databitar plus 8 syndrom ECC-bitar (Error Correction Code) möjliggör felkorrigering med en bit och detektering av dubbelfel — Radera sektorstorlek 1024 byte — Automatiserad program- och raderingsalgoritm • D-Flash-funktioner — Upp till 32 kbyte D-Flash-minne med 256 byte-sektorer för användaråtkomst. — Dedikerade kommandon för att styra åtkomsten till D-Flash-minnet över EEE-drift. — Enkelbitars felkorrigering och dubbelbitars feldetektering i ett ord under läsning. — Automatiserad programmering och raderingsalgoritm med verifiering och generering av ECC-paritetsbitar. - Snabb sektorradering och ordprogramdrift. — Möjlighet att programmera upp till fyra ord i en sekvens • Emulerade EEPROM-funktioner — Automatisk hantering av EEE-filer med hjälp av en intern minnesstyrenhet. — Automatisk överföring av giltiga EEE-data från D-Flash-minnet till buffert-RAM vid återställning. — Möjlighet att övervaka antalet utestående EEE-relaterade buffert-RAM-ord som finns kvar för programmering i D-Flash-minnet. — Möjlighet att inaktivera EEE-drift och tillåta prioriterad åtkomst till D-Flash-minnet. — Möjlighet att avbryta alla pågående EEE-åtgärder och tillåta prioriterad åtkomst till D-Flash-minnet. • Två 16-kanaliga, 12-bitars analog-till-digital-omvandlare — 8/10/12 bitars upplösning — 3μs, 10-bitars enkel konverteringstid — Vänster/höger, signerade/osignerade resultatdata — Extern och intern konverteringsutlösare — Intern oscillator för konvertering i stopplägen — Vakna från lågenergilägen vid analog jämförelse > eller <= match • Five MSCAN (1 M bit per second, CAN 2.0 A, B software compatible modules) — Five receive and three transmit buffers
— Flexibelt identifierarfilter programmerbart som 2 x 32 bitar, 4 x 16 bitar eller 8 x 8 bitar — Fyra separata avbrottskanaler för Rx, Tx, fel och väckning — Väckningsfunktion för lågpassfilter — Loop-back för självtestdrift • ECT (förbättrad inspelningstimer) — 8 x 16-bitars kanaler för inläsning eller utmatning Jämförelse — 16-bitars frigående räknare med 8-bitars precisionsförkalkare — 16-bitars modul nedåträknare med 8-bitars precisionsförkalkare — Fyra 8-bitars eller två 16-bitars pulsackumulatorer • TIM (Standard Timer Module) — 8 x 16-bitars kanaler för inläsning eller utmatning Jämförelse — 16-bitars frilöpande räknare med 8-bitars precisionsförkalkare — 1 x 16-bitars pulsackumulator • PIT (periodisk avbrottstimer) — Upp till åtta timers med oberoende timeout-perioder — Timeout-perioder som kan väljas mellan 1 och 224 bussklockcykler — Time-out-avbrott och perifera triggers • 8 PWM-kanaler (pulsbreddsmodulator) — 8 kanaler x 8-bitars eller 4 kanaler x 16-bitars pulsbreddsmodulator — programmerbar period och arbetscykel per kanal — Center- eller vänsterjusterade utgångar — Programmerbar klockvalslogik med ett brett spektrum av frekvenser — Snabb nödavstängningsingång • Tre seriella perifera gränssnittsmoduler (SPI) — konfigurerbara för 8- eller 16-bitars datastorlek • Åtta seriella kommunikationsgränssnitt (SCI) — Standard märknings-/mellanslagsformat som inte återgår till noll (NRZ) — Valbart IrDA 1.4 retur-till-noll-inverterat (RZI) format med programmerbara pulsbredder • Två Inter-IC-bussmoduler (IIC) – Multi-master-drift – Programvara programmerbar för en av 256 olika serieklockfrekvenser – Stöd för sändningsläge – Stöd för 10-bitars adresser • Spänningsregulator på chipet – Två parallella, linjära spänningsregulatorer med bandgapsreferens – Lågspänningsdetektering (LVD) med lågspänningsavbrott (LVI) – Krets för strömåterställning (POR) – 3,3 V och 5 V drift – Lågspänningsåterställning (LVR)
• Väckningstimer med låg effekt (API) – Tillgänglig i alla lägen inklusive Full Stop-läge – Trimbar till +-5 % noggrannhet – Timeout-perioderna sträcker sig från 0,2 ms till ~13s med en upplösning på 0,2 ms • Ingång/utgång – Upp till 152 allmänna in-/utgångsstift (I/O) plus 2 endast ingångsstift – Hysteres och konfigurerbar pull up/pull-down-enhet på alla ingångsstift – Konfigurerbar drivstyrka på alla utgångsstift • Paketalternativ – 208-stifts MAPBGA – 144-stifts lågprofils quad flat-pack (LQFP) – 112-stifts lågprofil quad flat-pack (LQFP) — 80-stifts quad flat-pack (QFP) • 50 MHz maximal CPU-bussfrekvens, 100 MHz maximal XGATE-bussfrekvens
Se till att dina kontaktuppgifter är korrekta. Din Meddelandet kommer att skickas direkt till mottagaren/mottagarna och kommer inte att visas offentligt. Vi kommer aldrig att distribuera eller sälja din personlig information till tredje part utan att Ditt uttryckliga tillstånd.
