SAK-XC2365B-40F80LR AB INFINEON
Tillgänglig
SAK-XC2365B-40F80LR AB INFINEON
• Högpresterande CPU med femstegs pipeline och MPU 、
– 12.5 ns instruktionscykel @ 80 MHz CPU-klocka (utförande av en cykel)
– Encykels 32-bitars addition och subtraktion med 40-bitars resultat
– Multiplikation med en cykel (16 × 16 bitar)
– Bakgrundsdelning (32 / 16 bitar) i 21 cykler
– Instruktioner för att multiplicera och ackumulera (MAC) i en cykel
– Förbättrade möjligheter att manipulera booleska bitar
– Utförande av hopp med noll cykel
– Ytterligare instruktioner för att stödja HLL och operativsystem
– Registerbaserad design med flera variabla registerbanker
– Stöd för snabb kontextväxling med ytterligare två lokala registerbanker
– 16 Mbyte totalt linjärt adressutrymme för kod och data
– 1 024 byte registerområde för specialfunktioner på chipet (kompatibelt med C166-familjen)
– Integrerad minnesskyddsenhet (MPU)
• Avbrottssystem med 16 prioritetsnivåer som ger 96 avbrottsnoder
– Valbara externa ingångar för avbrottsgenerering och väckning
– Snabbaste samplingsfrekvens 12,5 ns
• Åttakanalig avbrottsdriven dataöverföring med en cykel med Peripheral Event Controller (PEC), 24-bitars pekare täcker det totala adressutrymmet
• Klockgenerering från interna eller externa klockkällor, med hjälp av PLL eller förskalare på chipet
• CRC-checker för hårdvara med programmerbart polynom för att övervaka minnesområden på chipet
• Minnesmoduler på chipet
– 8 kbyte on-chip stand-by RAM (SBRAM)
– 2 kbyte on-chip dual-port RAM (DPRAM)
– Upp till 16 kbyte on-chip data SRAM (DSRAM)
– Upp till 16 kbyte on-chip program/data SRAM (PSRAM)
– Upp till 320 kbyte on-chip programminne (Flash-minne)
– Skydd av minnesinnehåll genom Error Correction Code (ECC)
• Perifera moduler på chipet
– Två synkroniserade A/D-omvandlare med upp till 16 kanaler, 10-bitars upplösning, omvandlingstid under 1 μs, valfri förbehandling av data (datareduktion, räckviddskontroll), detektering av bruten tråd
– 16-kanals enhet för inspelning/jämförelse för allmänt ändamål (CC2)
– Två inspelnings-/jämförelseenheter för flexibel PWM-signalgenerering (CCU6x)
– Multifunktionell timerenhet för allmänt bruk med 5 timers
– Upp till 6 seriella gränssnittskanaler som ska användas som UART, LIN, höghastighets synkron kanal (SPI/QSPI), IIC-bussgränssnitt (10-bitars adressering, 400 kbit/s), IIS-gränssnitt
– On-chip MultiCAN-gränssnitt (Rev. 2.0B aktiv) med 64 meddelandeobjekt (Full CAN/Basic CAN) på upp till 3 CAN-noder och gateway-funktionalitet
– On-chip systemtimer och on-chip realtidsklocka
• Upp till 12 Mbyte externt adressutrymme för kod och data
– Programmerbara externa busskarakteristik för olika adressområden
– Multiplexerade eller demultiplexerade externa adress-/databussar
– Valbar adressbussbredd
– 16-bitars eller 8-bitars databussbredd
– Fyra programmerbara chip-select-signaler
• Enkel strömförsörjning från 3,0 V till 5,5 V
• Effektreducering och väckningslägen
• Programmerbar watchdog-timer och oscillatorvakthund
• Upp till 76 I/O-linjer för allmänt bruk
• Bootstrap-lastare på chipet
• Stöds av ett komplett utbud av utvecklingsverktyg inklusive C-kompilatorer, makroassemblerpaket, emulatorer, utvärderingskort, HLL-debuggers, simulatorer, disassemblers för logikanalysatorer, programmeringskort
• Stöd för felsökning på chipet via Device Access Port (DAP) eller JTAG-gränssnitt
• 100-stifts grönt LQFP-paket, 0,5 mm (19,7 mil) delning
• Högpresterande CPU med femstegs pipeline och MPU 、
– 12.5 ns instruktionscykel @ 80 MHz CPU-klocka (utförande av en cykel)
– Encykels 32-bitars addition och subtraktion med 40-bitars resultat
– Multiplikation med en cykel (16 × 16 bitar)
– Bakgrundsdelning (32 / 16 bitar) i 21 cykler
– Instruktioner för att multiplicera och ackumulera (MAC) i en cykel
– Förbättrade möjligheter att manipulera booleska bitar
– Utförande av hopp med noll cykel
– Ytterligare instruktioner för att stödja HLL och operativsystem
– Registerbaserad design med flera variabla registerbanker
– Stöd för snabb kontextväxling med ytterligare två lokala registerbanker
– 16 Mbyte totalt linjärt adressutrymme för kod och data
– 1 024 byte registerområde för specialfunktioner på chipet (kompatibelt med C166-familjen)
– Integrerad minnesskyddsenhet (MPU)
• Avbrottssystem med 16 prioritetsnivåer som ger 96 avbrottsnoder
– Valbara externa ingångar för avbrottsgenerering och väckning
– Snabbaste samplingsfrekvens 12,5 ns
• Åttakanalig avbrottsdriven dataöverföring med en cykel med Peripheral Event Controller (PEC), 24-bitars pekare täcker det totala adressutrymmet
• Klockgenerering från interna eller externa klockkällor, med hjälp av PLL eller förskalare på chipet
• CRC-checker för hårdvara med programmerbart polynom för att övervaka minnesområden på chipet
• Minnesmoduler på chipet
– 8 kbyte on-chip stand-by RAM (SBRAM)
– 2 kbyte on-chip dual-port RAM (DPRAM)
– Upp till 16 kbyte on-chip data SRAM (DSRAM)
– Upp till 16 kbyte on-chip program/data SRAM (PSRAM)
– Upp till 320 kbyte on-chip programminne (Flash-minne)
– Skydd av minnesinnehåll genom Error Correction Code (ECC)
• Perifera moduler på chipet
– Två synkroniserade A/D-omvandlare med upp till 16 kanaler, 10-bitars upplösning, omvandlingstid under 1 μs, valfri förbehandling av data (datareduktion, räckviddskontroll), detektering av bruten tråd
– 16-kanals enhet för inspelning/jämförelse för allmänt ändamål (CC2)
– Två inspelnings-/jämförelseenheter för flexibel PWM-signalgenerering (CCU6x)
– Multifunktionell timerenhet för allmänt bruk med 5 timers
– Upp till 6 seriella gränssnittskanaler som ska användas som UART, LIN, höghastighets synkron kanal (SPI/QSPI), IIC-bussgränssnitt (10-bitars adressering, 400 kbit/s), IIS-gränssnitt
– On-chip MultiCAN-gränssnitt (Rev. 2.0B aktiv) med 64 meddelandeobjekt (Full CAN/Basic CAN) på upp till 3 CAN-noder och gateway-funktionalitet
– On-chip systemtimer och on-chip realtidsklocka
• Upp till 12 Mbyte externt adressutrymme för kod och data
– Programmerbara externa busskarakteristik för olika adressområden
– Multiplexerade eller demultiplexerade externa adress-/databussar
– Valbar adressbussbredd
– 16-bitars eller 8-bitars databussbredd
– Fyra programmerbara chip-select-signaler
• Enkel strömförsörjning från 3,0 V till 5,5 V
• Effektreducering och väckningslägen
• Programmerbar watchdog-timer och oscillatorvakthund
• Upp till 76 I/O-linjer för allmänt bruk
• Bootstrap-lastare på chipet
• Stöds av ett komplett utbud av utvecklingsverktyg inklusive C-kompilatorer, makroassemblerpaket, emulatorer, utvärderingskort, HLL-debuggers, simulatorer, disassemblers för logikanalysatorer, programmeringskort
• Stöd för felsökning på chipet via Device Access Port (DAP) eller JTAG-gränssnitt
• 100-stifts grönt LQFP-paket, 0,5 mm (19,7 mil) delning
Se till att dina kontaktuppgifter är korrekta. Din Meddelandet kommer att skickas direkt till mottagaren/mottagarna och kommer inte att visas offentligt. Vi kommer aldrig att distribuera eller sälja din personlig information till tredje part utan att Ditt uttryckliga tillstånd.
