SPC5606BF1MLQ6 NXP
Tillgänglig
SPC5606BF1MLQ6 NXP
Funktioner • Enstaka problem, 32-bitars CPU-kärnkomplex (e200z0h) – Överensstämmer med den inbyggda kategorin Power Architecture-teknik® – Förbättrad instruktionsuppsättning som tillåter kodning med variabel längd (VLE) för minskning av kodstorlekens fotavtryck. Med den valfria kodningen av blandade 16-bitars och 32-bitars instruktioner är det möjligt att uppnå en betydande minskning av kodstorlekens fotavtryck. • Upp till 1,5 MB on-chip-kod flashminne som stöds med flashminnesstyrenheten • 64 (4 × 16) KB on-chip data flashminne med ECC • Upp till 96 KB on-chip SRAM • Memory Protection Unit (MPU) med 8 regionbeskrivningar och 32 byte regionkornighet på vissa familjemedlemmar (se tabell 1 för detaljer.) • Avbrottsregulator (INTC) som kan hantera 204 valbara avbrottskällor • Frekvensmodulerad faslåst slinga (FMPLL) • Arkitektur med tvärbalksbrytare för samtidiga åtkomst till kringutrustning, Flash eller RAM från flera bussmasters • 16-kanals eDMA-styrenhet med flera källor för överföringsbegäran med hjälp av DMA-multiplexer • Boot Assist-modulen (BAM) stöder intern Flash-programmering via en seriell länk (CAN eller SCI) • Timern stöder I/O-kanaler som ger en rad 16-bitars inläsning, utdatajämförelse och pulsbreddsmoduleringsfunktioner (eMIOS) • 2 analog-till-digital-omvandlare (ADC): en 10-bitars och en 12-bitars • Cross Trigger Unit för att möjliggöra synkronisering av ADC-omvandlingar med en timerhändelse från eMIOS eller PIT • Upp till 6 DSPI-moduler (Serial Peripheral Interface)
Upp till 10 moduler för seriellt kommunikationsgränssnitt (LINFlex) • Upp till 6 förbättrade fullständiga CAN-moduler (FlexCAN) med konfigurerbara buffertar • 1 gränssnittsmodul för integrerad krets (I2C) • Upp till 149 konfigurerbara stift för allmänna ändamål som stöder in- och utmatningsoperationer (beroende på paket) • Realtidsräknare (RTC) • Klockkälla från intern 128 kHz eller 16 MHz oscillator med stöd för autonom väckning med 1 ms upplösning med maximal timeout på 2 sekunder • Valfritt stöd för RTC med klockkälla från extern 32 kHz kristalloscillator, stöd för väckning med 1 sekunds upplösning och maximal timeout på 1 timme • Upp till 8 periodiska avbrottstimers (PIT) med 32-bitars räknarupplösning • Nexus development interface (NDI) enligt IEEE-ISTO 5001-2003 Class Two Plus • Gränsskanningstestning av enheter/kort stöds av Joint Test Action Group (JTAG) från IEEE (IEEE 1149.1) • Spänningsregulator på chipet (VREG) för reglering av ingångstillförsel för alla interna nivåer
Funktioner • Enstaka problem, 32-bitars CPU-kärnkomplex (e200z0h) – Överensstämmer med den inbyggda kategorin Power Architecture-teknik® – Förbättrad instruktionsuppsättning som tillåter kodning med variabel längd (VLE) för minskning av kodstorlekens fotavtryck. Med den valfria kodningen av blandade 16-bitars och 32-bitars instruktioner är det möjligt att uppnå en betydande minskning av kodstorlekens fotavtryck. • Upp till 1,5 MB on-chip-kod flashminne som stöds med flashminnesstyrenheten • 64 (4 × 16) KB on-chip data flashminne med ECC • Upp till 96 KB on-chip SRAM • Memory Protection Unit (MPU) med 8 regionbeskrivningar och 32 byte regionkornighet på vissa familjemedlemmar (se tabell 1 för detaljer.) • Avbrottsregulator (INTC) som kan hantera 204 valbara avbrottskällor • Frekvensmodulerad faslåst slinga (FMPLL) • Arkitektur med tvärbalksbrytare för samtidiga åtkomst till kringutrustning, Flash eller RAM från flera bussmasters • 16-kanals eDMA-styrenhet med flera källor för överföringsbegäran med hjälp av DMA-multiplexer • Boot Assist-modulen (BAM) stöder intern Flash-programmering via en seriell länk (CAN eller SCI) • Timern stöder I/O-kanaler som ger en rad 16-bitars inläsning, utdatajämförelse och pulsbreddsmoduleringsfunktioner (eMIOS) • 2 analog-till-digital-omvandlare (ADC): en 10-bitars och en 12-bitars • Cross Trigger Unit för att möjliggöra synkronisering av ADC-omvandlingar med en timerhändelse från eMIOS eller PIT • Upp till 6 DSPI-moduler (Serial Peripheral Interface)
Upp till 10 moduler för seriellt kommunikationsgränssnitt (LINFlex) • Upp till 6 förbättrade fullständiga CAN-moduler (FlexCAN) med konfigurerbara buffertar • 1 gränssnittsmodul för integrerad krets (I2C) • Upp till 149 konfigurerbara stift för allmänna ändamål som stöder in- och utmatningsoperationer (beroende på paket) • Realtidsräknare (RTC) • Klockkälla från intern 128 kHz eller 16 MHz oscillator med stöd för autonom väckning med 1 ms upplösning med maximal timeout på 2 sekunder • Valfritt stöd för RTC med klockkälla från extern 32 kHz kristalloscillator, stöd för väckning med 1 sekunds upplösning och maximal timeout på 1 timme • Upp till 8 periodiska avbrottstimers (PIT) med 32-bitars räknarupplösning • Nexus development interface (NDI) enligt IEEE-ISTO 5001-2003 Class Two Plus • Gränsskanningstestning av enheter/kort stöds av Joint Test Action Group (JTAG) från IEEE (IEEE 1149.1) • Spänningsregulator på chipet (VREG) för reglering av ingångstillförsel för alla interna nivåer
Se till att dina kontaktuppgifter är korrekta. Din Meddelandet kommer att skickas direkt till mottagaren/mottagarna och kommer inte att visas offentligt. Vi kommer aldrig att distribuera eller sälja din personlig information till tredje part utan att Ditt uttryckliga tillstånd.
