UCC27511AQDBVRQ1 TI
| Tillgänglig |
UCC27511AQDBVRQ1 TI
• Kvalificerad för fordonsapplikationer
• AEC-Q100 kvalificerad med följande resultat:
– Enhetens temperaturgrad 1: –40°C till 125°C omgivningstemperaturområde
– Enhet HBM ESD-klassificering nivå 2
– CDM ESD-klassificeringsnivå för enhet C4B
• Billig gate-driver-enhet som erbjuder överlägsen ersättning för diskreta NPN- och PNP-lösningar
• 4-A toppkälla och 8-A toppsänka asymmetrisk drivning
• Stark sänkström ger förbättrad immunitet mot Miller Turnon
• Konfiguration med delad utgång (möjliggör enkel och oberoende justering av start- och avstängningshastigheter) i UCC27511A-Q1
• Snabba utbredningsfördröjningar (13-ns typiskt)
• Snabba uppgångs- och falltider (typiskt 9-ns och 7-ns)
• 4,5 till 18 V enkelt matningsområde
• Utgångar hålls låga under VDD UVLO (säkerställer störningsfri drift vid uppstart och avstängning)
• TTL- och CMOS-kompatibel ingångslogisk tröskel (oberoende av matningsspänningen)
• hysteretisk-logiska trösklar för immunitet mot högt brus
• Design med dubbla ingångar (val av en inverterande (IN-stift) eller icke-inverterande (IN+ stift) drivrutinskonfiguration)
– Oanvänd ingångsstift kan användas för att aktivera eller inaktivera funktionen
• Utgången hålls låg när ingångsstiften är flytande
• Ingångsstiftets absoluta, maximala spänningsnivåer som inte begränsas av VDD-stiftets förspänningsmatningsspänning
• Kvalificerad för fordonsapplikationer
• AEC-Q100 kvalificerad med följande resultat:
– Enhetens temperaturgrad 1: –40°C till 125°C omgivningstemperaturområde
– Enhet HBM ESD-klassificering nivå 2
– CDM ESD-klassificeringsnivå för enhet C4B
• Billig gate-driver-enhet som erbjuder överlägsen ersättning för diskreta NPN- och PNP-lösningar
• 4-A toppkälla och 8-A toppsänka asymmetrisk drivning
• Stark sänkström ger förbättrad immunitet mot Miller Turnon
• Konfiguration med delad utgång (möjliggör enkel och oberoende justering av start- och avstängningshastigheter) i UCC27511A-Q1
• Snabba utbredningsfördröjningar (13-ns typiskt)
• Snabba uppgångs- och falltider (typiskt 9-ns och 7-ns)
• 4,5 till 18 V enkelt matningsområde
• Utgångar hålls låga under VDD UVLO (säkerställer störningsfri drift vid uppstart och avstängning)
• TTL- och CMOS-kompatibel ingångslogisk tröskel (oberoende av matningsspänningen)
• hysteretisk-logiska trösklar för immunitet mot högt brus
• Design med dubbla ingångar (val av en inverterande (IN-stift) eller icke-inverterande (IN+ stift) drivrutinskonfiguration)
– Oanvänd ingångsstift kan användas för att aktivera eller inaktivera funktionen
• Utgången hålls låg när ingångsstiften är flytande
• Ingångsstiftets absoluta, maximala spänningsnivåer som inte begränsas av VDD-stiftets förspänningsmatningsspänning
Se till att dina kontaktuppgifter är korrekta. Din Meddelandet kommer att skickas direkt till mottagaren/mottagarna och kommer inte att visas offentligt. Vi kommer aldrig att distribuera eller sälja din personlig information till tredje part utan att Ditt uttryckliga tillstånd.
